Home  手机访问   课程介绍   培训报名  企业培训   付款方式   讲师介绍   学员评价  曙海简介  联系曙海  工程承接  
arduino培训
嵌入式协处理器--DSP
嵌入式协处理器--FPGA
FPGA项目实战系列课程----
嵌入式OS--3G手机操作系统
嵌入式OS-Linux
嵌入式CPU--ARM

嵌入式OS--WinCE
单片机培训
嵌入式硬件设计
嵌入式OS--VxWorks
学员VIP专区
用户名:

密码: 
 
WEB在线客服
南京WEB在线客服
武汉WEB在线客服
西安WEB在线客服
广州WEB在线客服
点击这里给我发消息  
QQ客服一
点击这里给我发消息  
QQ客服二
点击这里给我发消息
QQ客服三
  双休日、节假日及晚上可致电值班电话:021-51875830 值班手机:15921673576

值班QQ:
点击这里给我发消息

值班网页在线客服,点击交谈:
 
网页在线客服

 
公益培训通知与资料下载
合作伙伴与授权机构
现代化的多媒体教室
FPGA培训

合作企业最新人才需求公告

◆招人、应聘、人才合作
请访问曙海旗下网站---

电子人才网
www.morning-sea.com.cn
合作企业最新人才需求公告
奥迪坚通讯系统(上海)有限公司
(16人)
上海贝尔阿尔卡特股份有限公司(12人) 
冠捷半导体(上海)有限公司
(9人)
上海奥波电子有限公司(14人)
北京华路时代信息技术有限公司
(18人)
上海宝康电子控制工程有限公司
(6人)
上海迅时通信设备有限公司(8人)
上海天能电子有限公司(5人)
公益培训
曙海动态
 
邮件订阅列表
 

  FPGA培训  课程目标

 TI达芬奇技术的入门门槛比较高,涉及高速电路设计、ARM处理器开发、DSP处理器开发、双核处理器软件的集成、嵌入式Linux软件开发等技术。尤其是双核处理器软件的集成和算法开发,由于涉及到一套全新的工具链,可能会给项目带来比较大的技术风险并耗掉过多的项目资源投入。另外,双核如何协商使用片上资源也成为不同于以往DM642处理器开发的一大难点,开发者往往面对纷繁复杂的文档和陌生的开发环境无从下手,花掉数月的宝贵时间。

  FPGA培训  培养对象

        本课程主要面向准备使用达芬奇系列DSP的软件与系统工程师,介绍如何运用 TI 提供的各种软件驱动程序与框架组件快速构建各种应用系统。

  FPGA培训  入学要求

 学员学习本课程应具备下列基础知识:
 ◆了解TMS320C64x+ DSP 编程;
 ◆了解基本 Linux 编程(处理、线程等);
 ◆了解 Linux 设备驱动程序;
 ◆了解视频应用/系统知识。

  FPGA培训  班级规模及环境

        为了保证培训效果,增加互动环节,我们坚持小班授课,每期报名人数限3到5人,多余人员安排到下一期进行。人手一机,全程实践。

  FPGA培训  上课时间和地点

上课地点:【上海】:同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【深圳分部】:电影大厦(地铁一号线大剧院站)/深圳大学成教院 【北京分部】:北京中山学院/福鑫大楼 【南京分部】:金港大厦(和燕路) 【武汉分部】:佳源大厦(高新二路) 【成都分部】:领馆区1号(中和大道) 【沈阳分部】:沈阳理工大学/六宅臻品 【郑州分部】:郑州大学/锦华大厦 【石家庄分部】:河北科技大学/瑞景大厦

最近开课时间(周末班/连续班/晚班):达芬奇开课时间:即将开课,具体请咨询客服      

本课程每期班限额5名,报满即停止报名,请提前在线或电话预约

  FPGA培训  费用和课时
     课时:5天,总计30学时
     团体报名优惠措施:两人95折优惠,三人或三人以上9折优惠 。注意:在读学生凭学生证,即使一个人也优惠500元。
     ◆外地学员:代理安排食宿(需提前预定) ☆注重质量 ☆边讲边练
        ☆合格学员免费推荐工作
        ★实验设备请点击这儿查看★
  FPGA培训  质量保障

        1、培训过程中,如有部分内容理解不透或消化不好,可免费在下期培训班中重听;
        2、培训结束后免费提供半年的技术支持,充分保证培训后出效果;
        3、培训合格学员可享受免费推荐就业机会。 ☆合格学员免费颁发相关工程师等资格证书,提升您的职业资质。专注高端培训13年,曙海提供的证书得到本行业的广泛认可,学员的能力得到大家的认同,受到用人单位的广泛赞誉。

   师资团队
【徐老师】

多年DSP开发经验,精通嵌入式Linux应用开发、系统移植与驱动开发,开发过基于达芬奇DSP6446的高清视频会议系统、基于DM642的智能视频监控系统、基于DM642的IP远程、监视器的同步监控系统,在基于DSP的DM642和6446芯片的视频/图像处理、视频的压缩算法等方面富有经验。

王老师

精通TI公司的DM642芯片、达芬奇系列芯片的图像/视频处理,主持实施过大型人脸识别,指纹识别的项目,实战经验丰富,长期从事教学与科研工作,主要研究方向包括网络通信、视频/图像处理、数据库等。具有8年以上的硬件设计经验,尤其是近6年来一直从事高速DSP系统硬、软件和FPGA开发经验数字电路设计工作,具有非常丰富的高速PCB设计经验。精通TI公司的C6000、ADI公司的TigerSHarc-201等系列高速DSP,成功开发了多个高速DSP和FPGA结合及DSP和ARM相结合的高难度项目,尤其擅长多处理器系统的开发,精通多种图像/视频处理和相关的编码解码算法。

更多师资力量请见曙海师资团队

学习进度
课程大纲

第一阶段

    第一阶段的课程主要帮助学员了解DSP的发展历程和开发方法,介绍TMS320C6000 DSP CPU结构、指令集、软件开发环境、DaVinCi技术等内容,达到能够使用 CCS(Code Composer Code)进行DSP程序开发。

1. 介绍数字信号处理和数字信号处理器的发展历程
2. 介绍DaVinCi系列DSP
3. 介绍DaVinCi DSP CPU的结构、指令集及优化技术
4. 介绍CCS软件开发环境的使用
5. 介绍DSP/BIOS的使用
6、C和汇编语言的混合编程

【实验】

1. CCS开发环境的使用
    1.1  熟悉工程项目的创建
    1.2  DSP应用程序的基本构架
    1.3  程序性能分析

2. DSP/BIOS的配置
    2.1  熟悉DSP/BIOS的配置建
    2.2  多任务创建
    2.3  线程间的同步和通信
    2.4 互斥的使用
    2.5  软件中断的使用

第二阶段

    详解TMS320DM644x硬件和外设.
1. TMS320DM644x的外设
1.1 概述
1.2 异步外部存储器接口(EMIF)
1.3 音频串口(ASP)
1.4 ATA控制器
1.5 DDR2存储器控制器
1.6 增强的直接存储器访问(EDMA)控制器
1.7 以太网媒体访问控制器(EMAc)/管理数据输入/输出(MDl0)模块..
1.8 通用输入/输出(GPl0)
1.9 内部集成电路(12C)模块
1.10 内部直接存储器访问(IDMA)控制器
1.11 DsP子系统中断控制器(INTc)
1.12 多媒体卡(MMC)/安全数字(sD)卡控制器
1.13 节电控制器(PDC)
1.14 脉冲宽度调制器(PwM)
1.15 串行外设接口(SPI)
1.16 64位定时器
1.17 通用异步收发器(UART)
1.18 通用串行总线(USB)
1.19 VLYNQ接口
1.20 视频处理后端(vPBE)
1.21 视频处理前端(vPFE)

2. 其他的DaVinci处理器
2.1 TMS320DM6441处理器
2.2 TMS320DM643x处理器
2.3 TMS320DM355处理器
2.4 TMS320DM64x处理器
2.5 TMS320DM6467处理器
第三阶段

    第三阶段的课程主要帮助学院熟悉掌握DaVinCi系统构架,介绍数字视频评估模块(DVEVM)的使用、数字视频软件开发包(DVSDK)的使用。通过对经典案例的分析,理解双核系统开发的流程。

1. 介绍数字视频评估模块
    1.1  硬件环境的搭建
    1.2  设置DVEVM启动参数
    1.3  编写示例程序

2. 介绍DVSDK工具链
    2.1  DVSDK工具链的组成
    2.2  可视化数据分析器的使用

3.Liunx的使用
4. 经典案例分析

【实验】

1. Linux开发环境的使用
    1.1  熟悉外围器件驱动程序
    1.2  熟悉视频采集和显示驱动程序
    1.3  熟悉硬盘驱动程序

2. DVEVM/DVSDK演示范例的使用
    2.1  DVEVM/DVSDK编码演示范例及其应用程序设计
    2.2  DVEVM/DVSDK解码演示范例及其应用程序设计

第四阶段

    Linux详细介绍.


1 Linux

1.1 概述
1.2 Linux的主要开发工具
1.3 构建基于Linux的嵌入式系统
1.4 Linux的特点
1.5 DaVinci的Linux开发流程
1.6 Linux内核LCD驱动详解
1.7 Linux内核驱动编写规范
1.8 Linux内核裁剪过程详解

2. 基于Davinci的数字媒体软件

2.1 H.263 COdec编码器和解码器
2.4 MPEG-4
2.5 MPEG解码器
2.7 JPEG编码器/解码器

3. Uboot开发详解
3.1 Uboot Makefile要点

3.2 Uboot 目录结构

【实验】

1、Linux内核的裁剪

2、Linux内核最小系统的配置

3、Uboot实验
第五阶段

    第五阶段的课程主要让学员熟悉xDAIS和xDM算法接口标准,理解编解码引擎和编解码服务器的概念,学会如何创建编解码引擎和编解码服务器,理解DSP/BIOS LINK的工作原理。

1. 介绍xDAIS和xDM算法接口标准
    1.1  算法设计的基本思路
    1.2  抽象算法接口
    1.3  IALG函数介绍
    1.4  ACPY3函数介绍
    1.5  模板代码生成器的使用

2. 介绍Codec Engine
    2.1  介绍Code Engine 的配置工具
    2.2  环境变量的设置
    2.3  非xDM算法的封装

3. 介绍DSP LINK
    3.1  DSP LINK的软件结构
    3.2  DSP LINK的定制与配置

【实验】

Codec Engine 的配置
    1. 熟悉引擎的创建过程
    2. 熟悉服务器的创建过程

第六阶段

    第六阶段的课程主要介绍DaVinCi 应用系统的开发流程,并且利用前面已经完成的编解码引擎构建简单的应用系统,并对应用系统进行评估分析和测试。

1. 介绍VPSS的功能和使用方法
    1.1  介绍视频处理前端VPFE
    1.2  介绍视频处理后端VPBE

2. 介绍DaVinCi 应用系统的开发流程
    以网络摄像机为例介绍DaVinCi应用系统的开发流程

【实验】

1. 图像编解码实验

   
2. 图像彩色二值化算法实验
   
3. 图像线性变换实验
   

第七阶段--语音视频编解码实验 (实战强化训练一)

1. 硬件的连接、Linux的导入和配置
2. 硬盘的加载
3. Linux基本应用程序的编写
4. 语音编码实验
5. 语音解码实验
6. 图像编码实验
7. 图像解码实验
8. 语音图像同步编码实验
9. 语音图像同步解码实验

第八阶段--ARM+DSP双核处理器开发实验 (实战强化训练二)
1. DSP算法的建立
2. 图像彩色变灰度
3. 图像灰度的二值化
4. 图像非线性变换
5. 图像中值滤波
6. 图像反色
7. 图像锐化
8. 图像Sobel算子边沿提取
9. 图像直方图
10.图像的缩放
 
cortex培训
.(2014年7月11)......................................................................................